量子計算機に係わる研究のニュースが多く報道されるようになってきていますが、私たちの研究室ではムーンショット型研究目標6のもとで、誤り耐性型量子計算機の実現へ向けた研究を進めています。
といっても、量子ビットを操作したり量子アルゴリズムを開発しているわけではなく、誤り耐性型量子コンピュータの実現に必要な最高のシリコン(古典)計算機を作る、というのがミッションです。特に、量子ビットを観測・操作するシステムと、量子ビットの誤りを検出して訂正するFPGAクラスタをどのようなネットワークで接続するか、という課題に取り組んでいます。
私達の研究室ではもともと、Kyokko という低遅延なFPGA-FPGAの接続技術を開発しているのですが、いまのところこれは2つのデバイスを接続する技術なので、多対多のネットワークには向いていません。そこで、多少通信の遅延時間がかさんでもいいので、少ない開発コストで多数のシステム(コンピュータやFPGA) を接続したい、となると、一般の家庭やオフィスのLANでも用いられているEthernetが候補に挙がります。
一般に広く普及しているLANは1Gbps で、これでは少々力不足なので、研究室では従来から100GbpsのEthernet switchを運用してきました。しかし、実用に耐えうる誤り耐性型量子計算機を実現するのには数万とか百万の量子ビットが必要といわれており、これには100Gbpsでも不足では、ということを考えています。幸い、400Gbps Ethernetの機器もデータセンターではかなり普及しつつあるようで価格が下がってきており、研究室に導入することができました。残念ながらまだ 400G 対応のケーブルが手に入っていないのですが、今後、これを使ってさまざまな実験を進めていく予定です。